出典: くみこみックス
トップダウン設計【Top-down Design】
回路図を利用する従来のボトムアップ設計に代わる手法．ハードウェア記述言語（VHDLなど）を用いて開発対象となるシステム全体の動作や機能を記述し，論理合成ツールを使ってゲート・レベルのネットリストを生成する．また，自動配置配線ツールによってレイアウト（マスク・パターン）を生成する．大規模LSIの設計では，トップダウン設計手法は不可欠である．
図 トップダウン設計
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
関連項目
