ハードウェア記述言語

出典: くみこみックス

版間での差分
最新版 (2009年3月16日 (月) 07:19) (ソースを表示)
 
16 行 16 行
 LSIやシステムなどの設計データを記述するための言語.ディジタル回路向けの主なハードウェア記述言語として,VHDLとVerilog HDLがある.LSIのトップダウン設計手法や論理合成などに不可欠の技術である.
 LSIやシステムなどの設計データを記述するための言語.ディジタル回路向けの主なハードウェア記述言語として,VHDLとVerilog HDLがある.LSIのトップダウン設計手法や論理合成などに不可欠の技術である.
 VHDLやVerilog HDLには,ゲート・レベルだけでなく,より抽象度の高い機能レベル(RTL)や動作レベルの設計データを記述する能力がある.またHDLは,テストベンチやテスト・パターンも記述できる.
 VHDLやVerilog HDLには,ゲート・レベルだけでなく,より抽象度の高い機能レベル(RTL)や動作レベルの設計データを記述する能力がある.またHDLは,テストベンチやテスト・パターンも記述できる.
 +
<br>
 +
<br>
 +
<br>
 +
<center>
 +
[[画像:lsi_f68.gif]]<br>
 +
<br>
 +
'''図 ハードウェア記述言語'''
 +
</center>
<br>
<br>
<br>
<br>

最新版

ハードウェア記述言語(ハードウェアきじゅつげんご)【Hardware Description Language】

 ハードウェアの動作や構造を記述するための形式言語の総称であり,HDL(Hardware Description Language)ともいう.機能シミュレーションや論理合成などに用いられる.広く使用されているHDLとして,VHDLとVerilog HDLがある.

【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月.


 ハードウェアの動作と接続を記述するプログラミング言語です.ディジタル回路設計ではハードウェア記述言語による設計入力が主流となっており,Verilog HDLとVHDLが広く普及しています.論理合成可能なRTLスタイルで書いた記述は,論理合成ツールによってネットリストへ変換可能です.シミュレータを使ってモデルの動作確認が行えます.動作確認に使用するテストベンチもハードウェア記述言語で記述します.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


 LSIやシステムなどの設計データを記述するための言語.ディジタル回路向けの主なハードウェア記述言語として,VHDLとVerilog HDLがある.LSIのトップダウン設計手法や論理合成などに不可欠の技術である.  VHDLやVerilog HDLには,ゲート・レベルだけでなく,より抽象度の高い機能レベル(RTL)や動作レベルの設計データを記述する能力がある.またHDLは,テストベンチやテスト・パターンも記述できる.


画像:lsi_f68.gif

図 ハードウェア記述言語



【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示