トレンチ・キャパシタ

出典: くみこみックス

版間での差分
最新版 (2009年3月16日 (月) 07:10) (ソースを表示)
 
(間の 3 版分が非表示です)
3 行 3 行
<br>
<br>
 DRAMメモリ・セルに用いるキャパシタ.シリコン基板中に溝を形成し,単位あたりのキャパシタ面積を大きくとれるように工夫した構造.4M~16Mビットの時代は,スタック・キャパシタとともに各社が採用していたが,64Mビット以降の超微細化構造では製造が困難であるため,DRAMメモリ・セルはスタックト・キャパシタ型が支配的になっている.
 DRAMメモリ・セルに用いるキャパシタ.シリコン基板中に溝を形成し,単位あたりのキャパシタ面積を大きくとれるように工夫した構造.4M~16Mビットの時代は,スタック・キャパシタとともに各社が採用していたが,64Mビット以降の超微細化構造では製造が困難であるため,DRAMメモリ・セルはスタックト・キャパシタ型が支配的になっている.
 +
<br>
 +
<br>
 +
<br>
 +
<center>
 +
[[画像:lsi_f57.gif]]<br>
 +
<br>
 +
'''図 トレンチ・キャパシタ・セルの例(断面図)'''
 +
</center>
<br>
<br>
<br>
<br>
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
-
 
+
<!-- 【著作権者】西久保 靖彦氏 -->
<br>
<br>
<br>
<br>

最新版

トレンチ・キャパシタ【Trench Capacitor】

 DRAMメモリ・セルに用いるキャパシタ.シリコン基板中に溝を形成し,単位あたりのキャパシタ面積を大きくとれるように工夫した構造.4M~16Mビットの時代は,スタック・キャパシタとともに各社が採用していたが,64Mビット以降の超微細化構造では製造が困難であるため,DRAMメモリ・セルはスタックト・キャパシタ型が支配的になっている.


画像:lsi_f57.gif

図 トレンチ・キャパシタ・セルの例(断面図)



【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示