エンベデッド・アレイ

出典: くみこみックス

2009年3月16日 (月) 08:14; Worker (会話 | 投稿記録) による版
(差分) ←前の版 | 最新版を表示 (差分) | 次の版→ (差分)

エンベデッド・アレイ【Embedded Array】

 ゲートアレイとセル・ベースICの特徴を合わせもつLSI.  エンベデッド・アレイの開発では,ユーザが使用するハード・マクロ(ハードIP)が決定した時点でシリコン・ウェハを先行投入する.ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく.そして,ユーザ論理の設計が完了した時点で,メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する.これにより,セル・ベースICのハード・マクロを搭載した高機能チップを,ゲートアレイ並みの開発期間で入手することができる.


表 エンベデッド・アレイ(ゲートアレイ、セル・ベースICとの対比)
画像:lsi_t2.gif


【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示