エンベデッド・アレイ

出典: くみこみックス

版間での差分
M (1 版)
最新版 (2009年3月16日 (月) 08:14) (ソースを表示)
 
(間の 2 版分が非表示です)
4 行 4 行
 ゲートアレイとセル・ベースICの特徴を合わせもつLSI.
 ゲートアレイとセル・ベースICの特徴を合わせもつLSI.
 エンベデッド・アレイの開発では,ユーザが使用するハード・マクロ(ハードIP)が決定した時点でシリコン・ウェハを先行投入する.ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく.そして,ユーザ論理の設計が完了した時点で,メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する.これにより,セル・ベースICのハード・マクロを搭載した高機能チップを,ゲートアレイ並みの開発期間で入手することができる.
 エンベデッド・アレイの開発では,ユーザが使用するハード・マクロ(ハードIP)が決定した時点でシリコン・ウェハを先行投入する.ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく.そして,ユーザ論理の設計が完了した時点で,メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する.これにより,セル・ベースICのハード・マクロを搭載した高機能チップを,ゲートアレイ並みの開発期間で入手することができる.
 +
<br>
 +
<br>
 +
<br>
 +
'''表 エンベデッド・アレイ(ゲートアレイ、セル・ベースICとの対比)'''<br>
 +
[[画像:lsi_t2.gif]]<br>
<br>
<br>
<br>
<br>
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
-
 
+
<!-- 【著作権者】西久保 靖彦氏 -->
<br>
<br>
<br>
<br>

最新版

エンベデッド・アレイ【Embedded Array】

 ゲートアレイとセル・ベースICの特徴を合わせもつLSI.  エンベデッド・アレイの開発では,ユーザが使用するハード・マクロ(ハードIP)が決定した時点でシリコン・ウェハを先行投入する.ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく.そして,ユーザ論理の設計が完了した時点で,メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する.これにより,セル・ベースICのハード・マクロを搭載した高機能チップを,ゲートアレイ並みの開発期間で入手することができる.


表 エンベデッド・アレイ(ゲートアレイ、セル・ベースICとの対比)
画像:lsi_t2.gif


【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示