スタックト・キャパシタ
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 6 行 | 6 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
2009年3月13日 (金) 07:40の版
スタックト・キャパシタ【Stacked Capacitor】
DRAMメモリ・セルに用いるキャパシタ．キャパシタをシリコン基板上ではなく，積層導電膜（たとえばポリシリコン）間に絶縁薄膜を2重，3重にして形成し，単位あたりのキャパシタ面積を大きくとれるように工夫した構造．現在は，絶縁膜に誘電率の大きい誘電体材料を採用し，単位あたりの容量を大きくすることも試みられている．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
