VHDL

出典: くみこみックス

版間での差分
(新しいページ: 'VHDL（Very High Speed Integrated Circuit Hardware Description Language) 代表的なハードウェア記述言語の一つです．もともとは米国の国防総省が機...')
最新版 (2009年3月16日 (月) 05:36) (ソースを表示)
 
（間の 5 版分が非表示です）
1 行 1 行
VHDL（Very High Speed Integrated Circuit Hardware Description Language)
VHDL（Very High Speed Integrated Circuit Hardware Description Language)
-
 
-
代表的なハードウェア記述言語の一つです．もともとは米国の国防総省が機器の動作仕様をドキュメント化するための文法として策定しました．その後，VHDL記述から回路を合成する論理合成ツールや，シミュレータ上で動作を検証するツールが作られ，ハードウェア開発用言語として普及してきました．
 
<br>
<br>
<br>
<br>
-
【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．
+
　代表的なハードウェア記述言語の一つです．もともとは米国の国防総省が機器の動作仕様をドキュメント化するための文法として策定しました．その後，VHDL記述から回路を合成する論理合成ツールや，シミュレータ上で動作を検証するツールが作られ，ハードウェア開発用言語として普及してきました．
 +
<br>
 +
<br>
 +
【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．
<!-- 【著作権者】宮崎 仁氏 -->
<!-- 【著作権者】宮崎 仁氏 -->
 +
----
 +
　ディジタル回路設計用のハードウェア記述言語の一つです．プログラム記述によりハードウェアの動作や構造を表現します．VHDL用のシミュレータで動作検証が行え，RTL（Register Transfer Level）スタイルで記述すると，論理合成ツールによってゲート・レベルのネットリストへ変換できます．ディジタル回路設計ではVerilog HDLとともに広く使用されています．Verilog HDLに比べて，コンフィグレーションやタイプ宣言など，拡張性の高い文法が用意されていますが，RTLスタイルの記述の難易度はVerilog HDLと大差ありません．
 +
<br>
 +
<br>
 +
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
 +
<!-- 【著作権者】○○ ○○氏 -->
 +
----
 +
　電子回路の設計データを記述するためのハードウェア記述言語．1980年代初期に，米国国防総省（DOD）のVHSIC（Very High Speed IC）プロジェクトのもとで発案された．1987年にIEEE1076として規格化され，初の業界標準言語になった．Verilog HDLと並んで，広く普及している．
 +
<br>
 +
<br>
 +
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
 +
<!-- 【著作権者】西久保 靖彦氏 -->
<br>
<br>
<br>
<br>
 +
== 関連項目 ==
 +
* [[ハードウェア記述言語]]
-
 
+
[[Category:組み込み技術全般]] [[Category:ARM用語]] [[Category:FPGA]] [[Category:LSI]]
-
[[Category:組み込み技術全般]] [[Category:ARM用語]]
+

最新版

VHDL（Very High Speed Integrated Circuit Hardware Description Language)

　代表的なハードウェア記述言語の一つです．もともとは米国の国防総省が機器の動作仕様をドキュメント化するための文法として策定しました．その後，VHDL記述から回路を合成する論理合成ツールや，シミュレータ上で動作を検証するツールが作られ，ハードウェア開発用言語として普及してきました．

【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．

　ディジタル回路設計用のハードウェア記述言語の一つです．プログラム記述によりハードウェアの動作や構造を表現します．VHDL用のシミュレータで動作検証が行え，RTL（Register Transfer Level）スタイルで記述すると，論理合成ツールによってゲート・レベルのネットリストへ変換できます．ディジタル回路設計ではVerilog HDLとともに広く使用されています．Verilog HDLに比べて，コンフィグレーションやタイプ宣言など，拡張性の高い文法が用意されていますが，RTLスタイルの記述の難易度はVerilog HDLと大差ありません．

【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．

　電子回路の設計データを記述するためのハードウェア記述言語．1980年代初期に，米国国防総省（DOD）のVHSIC（Very High Speed IC）プロジェクトのもとで発案された．1987年にIEEE1076として規格化され，初の業界標準言語になった．Verilog HDLと並んで，広く普及している．

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．

関連項目

"http://mix.kumikomi.net/index.php/VHDL" より作成
表示