RISC

出典: くみこみックス

最新版

RISC（Reduced Instruction Set Computer）

　縮小命令セット・コンピュータの略です．マイクロプロセッサのアーキテクチャの一つです．制御命令を減らし，加減算などの単純な処理の組み合わせで回路を単純化し演算速度の向上を図る手法です．ARMプロセッサは32ビットRISC CPUです．

【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．

　CPUのアーキテクチャの一つにRISCがあります．RISCの特徴は，命令の簡素化を行うことで命令長を固定（固定長命令）し，これにより命令をパイプライン処理しやすくしたことにあります．パイプライン処理により命令の並列処理と高クロック化が期待でき，CPUの処理能力を高めることが期待できます．ただし，命令の簡素化を行った結果，CISCタイプのCPUでは1命令で実行できた処理も，RISCでは複数の命令で処理することになります．

【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．

　RISCは命令セットを単純化し，1クロックで実行できる命令の数を増やしたコンピュータ・アーキテクチャ．ハードウェアのパイプライン制御や，レジスタ中心の演算機能を採用することによって，システム全体の実効効率をあげている．代表的なデバイスとして，SPARC，PowerPC，MIPSなどがある．これに対して従来の方式をCISC（Complex Instruction Set Computer）と呼ぶ．

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．

関連項目

• パイプライン制御
• CISC