トレンチ・キャパシタ
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 6 行 | 6 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
2009年3月13日 (金) 07:40の版
トレンチ・キャパシタ【Trench Capacitor】
DRAMメモリ・セルに用いるキャパシタ．シリコン基板中に溝を形成し，単位あたりのキャパシタ面積を大きくとれるように工夫した構造．4M～16Mビットの時代は，スタック・キャパシタとともに各社が採用していたが，64Mビット以降の超微細化構造では製造が困難であるため，DRAMメモリ・セルはスタックト・キャパシタ型が支配的になっている．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
