テスト容易化設計
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 6 行 | 6 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
2009年3月13日 (金) 07:40の版
テスト容易化設計【Design for Testability】
複雑化，大規模化したLSIをテストする場合，テスト・プログラムの開発に膨大な時間がかかる．そこでLSIテストの負荷を軽減するための対策を講じる必要がある．そのための設計手法をテスト容易化設計と呼ぶ．たとえば，テスト・パターンを自動生成するATPGツールを適用しやすい回路を作成する．テスト容易化設計には，アドホック方式やスキャン設計，BIST（Built-in Self-test）などがある．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
