エンベデッド・アレイ
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 7 行 | 7 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
2009年3月13日 (金) 07:40の版
エンベデッド・アレイ【Embedded Array】
ゲートアレイとセル・ベースICの特徴を合わせもつLSI．
エンベデッド・アレイの開発では，ユーザが使用するハード・マクロ（ハードIP）が決定した時点でシリコン・ウェハを先行投入する．ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく．そして，ユーザ論理の設計が完了した時点で，メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する．これにより，セル・ベースICのハード・マクロを搭載した高機能チップを，ゲートアレイ並みの開発期間で入手することができる．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
