ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

エンベデッド・アレイ【Embedded Array】 <br> <br> 　ゲートアレイとセル・ベースICの特徴を合わせもつLSI． 　エンベデッド・アレイの開発では，ユーザが使用するハード・マクロ（ハードIP）が決定した時点でシリコン・ウェハを先行投入する．ハード・マクロ以外のユーザ論理の部分はゲートアレイの下地で製作しておく．そして，ユーザ論理の設計が完了した時点で，メタル層のみのプロセスでユーザ論理の部分の配置配線を実施する．これにより，セル・ベースICのハード・マクロを搭載した高機能チップを，ゲートアレイ並みの開発期間で入手することができる． <br> <br> <br> '''表　エンベデッド・アレイ（ゲートアレイ、セル・ベースICとの対比）'''<br> [[画像:lsi_t2.gif]]<br> <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> == 関連項目 == * [[ゲートアレイ]] * [[セル・ベースIC]] [[Category:組み込み技術全般]] [[Category:LSI]]

エンベデッド・アレイ に戻る。