ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

パイプライン制御【Pipeline Control】 <br> <br> 　マイクロプロセッサの高速化を目的とした処理方式．各種命令や演算などの段階（ステージ）を，並列に処理する． 　パイプライン制御方式を使ったマイクロプロセッサの命令（インストラクション）は，マイクロプロセッサの内部機構により，命令取り込み，命令解釈，命令実行，演算結果出力などの動作ステージに分割される．各ステージは独立に機能するように構成されている．したがってある命令のすべての処理が完了する前に，次の命令を入力・実行できる．たとえば，パイプライン制御を使わないと5段階の命令に5クロックかかる場合でも，パイプライン制御を使うと実効的に1クロックで処理できることもある．データパス回路などは，パイプライン制御方式を用いて高速化をはかることが多い． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> [[Category:組み込み技術全般|ハイフラインセイキョ]] [[Category:LSI|ハイフラインセイキョ]]

パイプライン制御 に戻る。