HSTL 【High Speed Transceiver Logic】
信号の振幅を小さくすることで，入出力の高速インターフェースを実現する技術です．DDR SRAM，QDR/QDR II SRAMのI/O規格として採用されています． 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
