出典: くみこみックス
クロック・ドメイン 【Clock Domain】
ある特定のクロック入力により駆動される回路領域（部分回路）を指します．例えば，複数のクロックがFPGA/PLDの外部から入力されているとき，それぞれのクロックで動作する部分は，それぞれの入力クロックに対応するクロック・ドメインであるといいます．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
