クロック・イネーブル 【Clock Enable】
回路モジュールのクロック入力を有効化するための入力信号のことをいいます．この入力信号がアクティブでないと，このクロックに関連する順序回路が動作しません． 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
