アナログHDL
出典: くみこみックス
アナログHDL(Analog HDL)
アナログ回路の動作や構造を,ディジタル回路設計で普及しているVHDLやVerilog HDLの拡張形式で記述する言語.
アナログ回路は,SPICEネットリストで表現される場合が多い.しかし,SPICEシミュレーションは速度が遅く,数千~数万トランジスタの回路が限界であるとされている.そこで,アナログ・シミュレーション向けに開発された設計言語がアナログHDLである.アナログHDLの標準としてはVerilog-A,Verilog-AMS,VHDL-AMSなどがある.
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.