RTL

出典: くみこみックス

2009年3月16日 (月) 05:29; Worker (会話 | 投稿記録) による版
(差分) ←前の版 | 最新版を表示 (差分) | 次の版→ (差分)

RTL(Registor Transfer Level)

 レジスタ・トランスファ・レベルの略です.有限ステート・マシン(FSM)は,ステートを保持するレジスタと,レジスタ間の遷移を定義する組み合わせ論理で実現されます.このレベルでハードウェア回路を記述したものをRTLと呼びます.

【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.


 ディジタルLSIを設計する際のレベル(設計抽象度)の一つで,フリップフロップやAND,ORといったゲート・レベルのハードウェアの詳細を抽象化したレベルを指します.VHDLやVerilog HDLによってRTLの記述が可能で,RTLで記述された設計データは論理合成ツールによって最適化され,ゲート・レベルのネットリストに変換されます.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


 所望のLSIを,レジスタ(フリップフロップ)およびレジスタ間の組み合わせ回路として表し,レジスタ間のやりとり(データ転送)を明確に規定したHDLの記述レベル.RTLは,多くの論理合成ツールが認識できる記述レベルである.

【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示