4ウェイ・セット・アソシエティブ・キャッシュ

出典: くみこみックス

版間での差分
M
2 行 2 行
<br>
<br>
<br>
<br>
-
【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月.
+
【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.
<!-- 【著作権者】宮崎 仁氏 -->
<!-- 【著作権者】宮崎 仁氏 -->
<br>
<br>
<br>
<br>
-
 
-
 
[[Category:組み込み技術全般]] [[Category:ARM用語]]
[[Category:組み込み技術全般]] [[Category:ARM用語]]

2009年2月17日 (火) 07:26の版

 キャッシュ・ラインの奪い合いを防ぎ,キャッシュを効率良く利用するためのアーキテクチャの一つです.キャッシュを,同じライン数からなる複数のブロック(ウェイ)に分割し,一つのセット・インデックスに複数のキャッシュ・ラインを自由に割り当てられるようにします.これをセット・アソシエティブと呼び,ウェイの数が4である場合には4ウェイ・セット・アソシエティブと呼びます.

【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.

表示