逓倍回路

出典: くみこみックス

逓倍回路【Clock Doubler】

　LSI内部の動作周波数を引き上げるために用いる，クロック周波数を逓倍する回路．クロック周波数を2倍，3倍と高めることによって回路の動作速度が上がり，データ処理が高速になる．LSIを取り付ける実装基板上のクロック周波数を上げることは，浮遊容量による消費電力やEMIなどの観点から好ましくない．そのため，市販のマイクロプロセッサは外部からのクロック周波数をチップ内部で逓倍していることが多い．

図　ＰＬＬを用いた逓倍クロックの生成例（２逓倍回路）

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．