同期設計

出典: くみこみックス

版間での差分
(新しいページ: '同期設計(どうきせっけい) 【Synchronous Design】  クロック入力を有し,そのクロックに同期して動く回路によって目的のアプリ...')
最新版 (2009年1月29日 (木) 02:21) (ソースを表示)
 
9 行 9 行
<br>
<br>
-
[[Category:組み込み技術全般]] [[Category:FPGA]]
+
[[Category:組み込み技術全般|トウキセッテイ]] [[Category:FPGA|トウキセッテイ]]

最新版

同期設計(どうきせっけい) 【Synchronous Design】

 クロック入力を有し,そのクロックに同期して動く回路によって目的のアプリケーションを設計していく手法をいいます.このような設計の場合,非同期回路を中心とした設計に比べて,動作周波数を高く維持できます.また,タイミング検証を行いやすく,テスト容易性も向上する,という利点があります.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.

表示