ラージ・ページ・エントリ

出典: くみこみックス

2009年2月23日 (月) 02:37; Kumikomiadmin (会話 | 投稿記録) による版
(差分) ←前の版 | 最新版を表示 (差分) | 次の版→ (差分)

 仮想メモリを物理メモリに変換するためのL2ページ・テーブルでは,ラージ,スモール,タイニー,フォルトの4種類のページ・テーブル・エントリ(PTE)を扱うことができます.ラージPTEは16ビットのベース物理アドレスを持ち,64Kバイト・ブロックの物理メモリにアクセスできます.ラージPTEの下位16ビットには,4×2ビットのアクセス許可ビット・フィールド,キャッシュおよびライト・バッファの属性ビットを含みます.

【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.

表示