ホールド時間

出典: くみこみックス

版間での差分
最新版 (2009年2月21日 (土) 11:55) (ソースを表示)
 
2 行 2 行
 Dフリップフロップやラッチにおいて,クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます('''図b''').前段のDフリッププップのクロック位相が早い場合にホールド時間違反が発生します.ブロック間をトップ階層で接続するデータ信号については,対策が必要な場合もあります.
 Dフリップフロップやラッチにおいて,クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます('''図b''').前段のDフリッププップのクロック位相が早い場合にホールド時間違反が発生します.ブロック間をトップ階層で接続するデータ信号については,対策が必要な場合もあります.
-
<br>
 
-
<br>
 
-
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.
 
-
<!-- 【著作権者】○○ ○○氏 -->
 
<br>
<br>
<br>
<br>
14 行 10 行
'''図 セットアップ時間とホールド時間'''
'''図 セットアップ時間とホールド時間'''
</center>
</center>
 +
 +
<br>
 +
<br>
 +
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.
 +
<!-- 【著作権者】○○ ○○氏 -->
[[Category:組み込み技術全般|ホルトシカン]] [[Category:FPGA|ホルトシカン]]
[[Category:組み込み技術全般|ホルトシカン]] [[Category:FPGA|ホルトシカン]]

最新版

ホールド時間(ホールドじかん)【Hold Time】

 Dフリップフロップやラッチにおいて,クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます(図b).前段のDフリッププップのクロック位相が早い場合にホールド時間違反が発生します.ブロック間をトップ階層で接続するデータ信号については,対策が必要な場合もあります.


画像:fpga_f32.gif

図 セットアップ時間とホールド時間



【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.

表示