バウンダリ・スキャン・テスト

出典: くみこみックス

版間での差分

Worker (会話 | 投稿記録)
(新しいページ: 'バウンダリ・スキャン・テスト 【Boundary Scan Test】  テスト時に回路内部のレジスタをシフト・レジスタになるように接続し,こ...')
次の差分→

2009年1月29日 (木) 01:24の版

バウンダリ・スキャン・テスト 【Boundary Scan Test】

 テスト時に回路内部のレジスタをシフト・レジスタになるように接続し,この回路を利用してボードの接続テストなどを行う手法です.テスト・データはこのシフト・レジスタへシリアルに入力します.回路の振る舞いも,シフト・レジスタからシリアルにデータを取り出してチェックします.JTAGは,ボード・テストのためにIEEEで標準化されたバウンダリ・スキャン・テストの規格(IEEE 1149.1)です.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.

関連項目

表示