ハード・ワイヤード論理

出典: くみこみックス

2009年3月13日 (金) 07:38; Kumikomiadmin (会話 | 投稿記録) による版

ハード・ワイヤード論理【Hard Wired Logic】

 所望の機能を,ゲート(セル,ブロックなど)を使用して設計した論理回路.アプリケーションに特化した専用回路の実装にハード・ワイヤード論理を利用することが多い.ハード・ワイヤード論理と対照的な実装方法は,ROMなどに所望の機能を記述したプログラムを格納し,プロセッサで実行する方式.

【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.



表示