タイミング・ドリブン設計
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 4 行 | 4 行 | ||
タイミングの解析結果に基づいて，タイミングの最適化を図りながらLSIを設計すること．レイアウト設計に適用されることが多い．ただし，タイミングの最適化と同時に，チップ面積の最小化も考慮しなければならない． | タイミングの解析結果に基づいて，タイミングの最適化を図りながらLSIを設計すること．レイアウト設計に適用されることが多い．ただし，タイミングの最適化と同時に，チップ面積の最小化も考慮しなければならない． | ||
プロセス技術の微細化にともなって，回路素子の遅延よりも，回路素子間の配線遅延の影響が大きくなっている．その結果，レイアウト前の遅延時間の見積もりとレイアウト後にわかる実際の遅延時間の間に差が生じるようになり，クロック・スキューなど，タイミング的な誤動作が頻発している．こうした問題を解決するため，クリティカル・パスなどのタイミングを考慮しながら配置や配線を行うようになった． | プロセス技術の微細化にともなって，回路素子の遅延よりも，回路素子間の配線遅延の影響が大きくなっている．その結果，レイアウト前の遅延時間の見積もりとレイアウト後にわかる実際の遅延時間の間に差が生じるようになり，クロック・スキューなど，タイミング的な誤動作が頻発している．こうした問題を解決するため，クリティカル・パスなどのタイミングを考慮しながら配置や配線を行うようになった． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f44.gif]]<br> | ||
| + | <br> | ||
| + | '''図 タイミング・ドリブン設計''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
タイミング・ドリブン設計【Timing Driven Design】
タイミングの解析結果に基づいて，タイミングの最適化を図りながらLSIを設計すること．レイアウト設計に適用されることが多い．ただし，タイミングの最適化と同時に，チップ面積の最小化も考慮しなければならない．
プロセス技術の微細化にともなって，回路素子の遅延よりも，回路素子間の配線遅延の影響が大きくなっている．その結果，レイアウト前の遅延時間の見積もりとレイアウト後にわかる実際の遅延時間の間に差が生じるようになり，クロック・スキューなど，タイミング的な誤動作が頻発している．こうした問題を解決するため，クリティカル・パスなどのタイミングを考慮しながら配置や配線を行うようになった．
図 タイミング・ドリブン設計
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
