ステート・マシン

出典: くみこみックス

2009年3月16日 (月) 04:06; Worker (会話 | 投稿記録) による版
(差分) ←前の版 | 最新版を表示 (差分) | 次の版→ (差分)

ステート・マシン 【State Machine】

 入力条件と現在の状態によって次の状態が決まる論理回路(順序回路)をステート・マシンと呼びます().状態遷移図でモデル化します.手順に従って制御を行う場合などによく使用します.


画像:fpga_f31.gif

図 ステート・マシン



【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


 順序回路の動作を表現するための抽象モデルの一つ.複数の状態と,状態間の遷移からなる.ステート・マシンを記述する形式として,状態遷移図や状態遷移表などがある.

【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示