ゲートアレイ

出典: くみこみックス

版間での差分
最新版 (2009年3月16日 (月) 06:34) (ソースを表示)
 
(間の 1 版分が非表示です)
9 行 9 行
 特定用途向けIC(ASIC)の代表的デバイス.
 特定用途向けIC(ASIC)の代表的デバイス.
 マスタ・ウェハには,あらかじめ「ゲート」と呼ばれる基本セル(4トランジスタのセル)がアレイ状に配置されている.ここに,ユーザが設計した論理回路に基づく配線を施す.メタル配線工程だけで製造が完了するので,納期が非常に短い.従来は,配線領域(チャネル)とゲート領域の分かれたチャネル型構造が利用されていた.現在は,チップの全面にゲートを敷き詰めたチャネルレス型(SOG)が主流である.
 マスタ・ウェハには,あらかじめ「ゲート」と呼ばれる基本セル(4トランジスタのセル)がアレイ状に配置されている.ここに,ユーザが設計した論理回路に基づく配線を施す.メタル配線工程だけで製造が完了するので,納期が非常に短い.従来は,配線領域(チャネル)とゲート領域の分かれたチャネル型構造が利用されていた.現在は,チップの全面にゲートを敷き詰めたチャネルレス型(SOG)が主流である.
 +
<br>
 +
<br>
 +
<br>
 +
<center>
 +
[[画像:lsi_f18.gif]]<br>
 +
<br>
 +
'''図 ゲートアレイ'''
 +
</center>
<br>
<br>
<br>
<br>
20 行 28 行
* [[SOG]]
* [[SOG]]
-
[[Category:組み込み技術全般|ケトアレイ]] [[Category:FPGA|ケトアレイ]] [[Category:LSI]]
+
[[Category:組み込み技術全般|ケトアレイ]] [[Category:FPGA|ケトアレイ]] [[Category:LSI|ケトアレイ]]

最新版

ゲートアレイ 【Gate Array】

 ASICの一種で,あらかじめ論理セル(2入力NANDゲートなど)を作り込んだ下地に対して設計に応じた配線を施し,製造するセミカスタムLSIです.論理セルの作り込みまで製造済みなので,開発期間や製造期間を短縮できます.その一方で,集積度や性能の面では不利になります.FPGAと比べるとチップ単価は安いものの,開発費用が高いことから,製造個数が少ない場合はトータル・コストが高くなりがちです.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


 特定用途向けIC(ASIC)の代表的デバイス.  マスタ・ウェハには,あらかじめ「ゲート」と呼ばれる基本セル(4トランジスタのセル)がアレイ状に配置されている.ここに,ユーザが設計した論理回路に基づく配線を施す.メタル配線工程だけで製造が完了するので,納期が非常に短い.従来は,配線領域(チャネル)とゲート領域の分かれたチャネル型構造が利用されていた.現在は,チップの全面にゲートを敷き詰めたチャネルレス型(SOG)が主流である.


画像:lsi_f18.gif

図 ゲートアレイ



【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示