オンチップ・バス
出典: くみこみックス
版間での差分
(新しいページ: 'オンチップ・バス 【On-chip Bus】 チップ内の回路ブロックを接続するバスです．FPGAベンダの用意しているツールを使ってIPコア間...') |
|||
| 6 行 | 6 行 | ||
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | ||
<!-- 【著作権者】○○ ○○氏 --> | <!-- 【著作権者】○○ ○○氏 --> | ||
| + | ---- | ||
| + | 同一チップ上に複数のIP（メガセル）を搭載する場合に，それぞれのIPを相互接続するためのバス． | ||
| + | VSIアライアンスのオンチップ・バスDWG（Development Working Group）では，バスの設計，結合，テストの標準方式を検討している．しかし，要求を完全に満たすことがむずかしいため，ローカル・バスやシステム・バスの標準仕様を決める代わりに，ビット数やバンド幅などのバスの属性項目を標準化しようとしている．すでに，バスが備えるべき属性項目を定義付けした「Attributes Spec」をVSIアライアンスのメンバに公開した． | ||
<br> | <br> | ||
<br> | <br> | ||
| + | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| + | <!-- 【著作権者】西久保 靖彦氏 --> | ||
| + | <br> | ||
| + | <br> | ||
| + | == 関連項目 == | ||
| + | * [[バス・ラッパ]] | ||
| + | * [[VSIアライアンス]] | ||
| - | [[Category:組み込み技術全般]] [[Category:FPGA]] | + | [[Category:組み込み技術全般]] [[Category:FPGA]] [[Category:LSI]] |
最新版
オンチップ・バス 【On-chip Bus】
チップ内の回路ブロックを接続するバスです．FPGAベンダの用意しているツールを使ってIPコア間を接続するオンチップ・バスを自動生成できます．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
同一チップ上に複数のIP（メガセル）を搭載する場合に，それぞれのIPを相互接続するためのバス．
VSIアライアンスのオンチップ・バスDWG（Development Working Group）では，バスの設計，結合，テストの標準方式を検討している．しかし，要求を完全に満たすことがむずかしいため，ローカル・バスやシステム・バスの標準仕様を決める代わりに，ビット数やバンド幅などのバスの属性項目を標準化しようとしている．すでに，バスが備えるべき属性項目を定義付けした「Attributes Spec」をVSIアライアンスのメンバに公開した．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
