インデックスなしアドレッシング

出典: くみこみックス

版間での差分
(新しいページ: ' ベース・レジスタの値が直接仮想アドレスとして使用され,オフセットの加算や減算なしにメモリに送信されるアドレッシング...')
(新しいページ: ' ベース・レジスタの値が直接仮想アドレスとして使用され,オフセットの加算や減算なしにメモリに送信されるアドレッシング...')
2 行 2 行
<br>
<br>
<br>
<br>
-
【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月.
+
【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.
<!-- 【著作権者】宮崎 仁氏 -->
<!-- 【著作権者】宮崎 仁氏 -->
<br>
<br>

2009年2月23日 (月) 03:00の版

 ベース・レジスタの値が直接仮想アドレスとして使用され,オフセットの加算や減算なしにメモリに送信されるアドレッシングのことです.ほとんどのタイプのアドレッシング・モードにおいて,インデックスなしアドッレシングは,オフセット・アドレッシングでイミディエート・オフセットを0に設定することで実行されます.ARMアドレッシング・モード5(LDC 命令とSTC 命令で使われます)には明示的なインデックスなしアドレッシング・モードがあり,命令のオフセット・フィールドを使って追加のコプロセッサ・オプションを指定できます.

【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.

表示