バウンダリ・スキャン・テスト
出典: くみこみックス
バウンダリ・スキャン・テスト 【Boundary Scan Test】
テスト時に回路内部のレジスタをシフト・レジスタになるように接続し，この回路を利用してボードの接続テストなどを行う手法です．テスト・データはこのシフト・レジスタへシリアルに入力します．回路の振る舞いも，シフト・レジスタからシリアルにデータを取り出してチェックします．JTAGは，ボード・テストのためにIEEEで標準化されたバウンダリ・スキャン・テストの規格（IEEE 1149.1）です．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
