ゲート・レベル

出典: くみこみックス

2009年3月16日 (月) 05:40; Worker (会話 | 投稿記録) による版

ゲート・レベル 【Gate Level】

 ディジタルLSIを設計する際のレベル(設計抽象度)の一つです.このレベルでは,フリップフロップやAND/ORなどのハードウェア要素を用いて振る舞いが表現されます.RTLで記述された設計データが論理合成され,ハードウェアの最小要素に対応付けされたものが,ゲート・レベルということになります.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


 LSI設計階層において,回路情報が論理回路素子(論理ゲート)で表現されているレベル.  たとえば,AND,NORなどの論理演算回路で記述される.なお,現在では,より複雑な機能(マルチプレクサ,セレクタ,PLAなど)も,ゲート・レベルとして取り扱う場合がある.

【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示