ディレイ・ライン 【Delay Line】
入力信号を遅らせて出力する回路です．信号パスのタイミング（伝播遅延時間）の調整などに使用します． 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
