ステート・マシン

出典: くみこみックス

ステート・マシン 【State Machine】

　入力条件と現在の状態によって次の状態が決まる論理回路（順序回路）をステート・マシンと呼びます（p.52の図31を参照）．状態遷移図でモデル化します．手順に従って制御を行う場合などによく使用します．

【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．