出典: くみこみックス
(差分) ←前の版 | 最新版を表示 (差分) | 次の版→ (差分)
10GビットEthernetのPHYとMACを接続するインターフェースです．32ビット幅のXGMIIを8ビットごとに1レーンのXAUIへ変換し，4レーンを使って10Gbpsの速度で伝送します．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
