プロセッサ側からメイン・メモリにデータを書き込む際に，両者の間の動作速度差から生じるプロセッサへの“待ち”を緩和するためのバッファ．FIFOのように動作し，プロセッサ側は低速なメイン・メモリの動作に制限されなくなる． 【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．
