入力保護回路
出典: くみこみックス
版間での差分
M (1 版) |
|||
| 6 行 | 6 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
2009年3月13日 (金) 07:40の版
入力保護回路【Input Protection Circuit】
MOS（CMOS）LSIの入力保護回路．MOSトランジスタは，その構成上，入力部ゲートが酸化膜でできている．ところがLSIの入力は通常環境で数千ボルトの静電気にさらされているため，ゲート酸化膜が破壊されやすい．したがって，CMOS LSIなどには静電放電（ESD：Electrostatic Discharge）のための保護回路を設けることが必須である．原理的には，酸化膜に電圧が印加される前に，基板・電源方向に高電圧を逃がしてやることである．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
