L2コアース・ページ・テーブル
出典: くみこみックス
版間での差分
(新しいページ: ' ARMプロセッサのMMU(メモリ管理ユニット)は,仮想メモリと物理メモリの変換を実現するために,L1(レベル1)とL2(レベル2)...') |
M (1 版) |
最新版
ARMプロセッサのMMU(メモリ管理ユニット)は,仮想メモリと物理メモリの変換を実現するために,L1(レベル1)とL2(レベル2)の2レベルのページ・テーブルを用意しています.L2ページ・テーブルはサポートするページ・サイズによって,L2コアース・ページ・テーブルとL2ファイン・ページ・テーブルに分かれます.L2コアース・ページ・テーブルは4Kバイトまたは64Kバイトのページ・テーブルをサポートし,256のページ・テーブル・エントリ(PTE)を持ちます.
【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.