RTL

出典: くみこみックス

版間での差分
2 行 2 行
<br>
<br>
<br>
<br>
-
 1.レジスタ・トランスファ・レベルの略です.有限ステート・マシン(FSM)は,ステートを保持するレジスタと,レジスタ間の遷移を定義する組み合わせ論理で実現されます.このレベルでハードウェア回路を記述したものをRTLと呼びます.
+
 レジスタ・トランスファ・レベルの略です.有限ステート・マシン(FSM)は,ステートを保持するレジスタと,レジスタ間の遷移を定義する組み合わせ論理で実現されます.このレベルでハードウェア回路を記述したものをRTLと呼びます.
<br>
<br>
<br>
<br>
-
【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月.
+
【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.
<!-- 【著作権者】宮崎 仁氏 -->
<!-- 【著作権者】宮崎 仁氏 -->
-
<br>
 
-
<br>
 
----
----
-
<br>
+
 ディジタルLSIを設計する際のレベル(設計抽象度)の一つで,フリップフロップやAND,ORといったゲート・レベルのハードウェアの詳細を抽象化したレベルを指します.VHDLやVerilog HDLによってRTLの記述が可能で,RTLで記述された設計データは論理合成ツールによって最適化され,ゲート・レベルのネットリストに変換されます.
-
 2.ディジタルLSIを設計する際のレベル(設計抽象度)の一つで,フリップフロップやAND,ORといったゲート・レベルのハードウェアの詳細を抽象化したレベルを指します.VHDLやVerilog HDLによってRTLの記述が可能で,RTLで記述された設計データは論理合成ツールによって最適化され,ゲート・レベルのネットリストに変換されます.
+
<br>
<br>
<br>
<br>

2009年2月20日 (金) 07:09の版

RTL(Registor Transfer Level)

 レジスタ・トランスファ・レベルの略です.有限ステート・マシン(FSM)は,ステートを保持するレジスタと,レジスタ間の遷移を定義する組み合わせ論理で実現されます.このレベルでハードウェア回路を記述したものをRTLと呼びます.

【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.


 ディジタルLSIを設計する際のレベル(設計抽象度)の一つで,フリップフロップやAND,ORといったゲート・レベルのハードウェアの詳細を抽象化したレベルを指します.VHDLやVerilog HDLによってRTLの記述が可能で,RTLで記述された設計データは論理合成ツールによって最適化され,ゲート・レベルのネットリストに変換されます.

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.

関連項目

表示