DDR/DDR2/DDR3 SDRAM
出典: くみこみックス
版間での差分
(新しいページ: 'DDR/DDR2/DDR3 SDRAM 【Double-Data-Rate/Double-Data-Rate2/Double-Data-Rate3 Synchronous Dynamic Random Access Memory】 データ入出力インターフェースの転送...') |
|||
| 2 行 | 2 行 | ||
【Double-Data-Rate/Double-Data-Rate2/Double-Data-Rate3 Synchronous Dynamic Random Access Memory】 | 【Double-Data-Rate/Double-Data-Rate2/Double-Data-Rate3 Synchronous Dynamic Random Access Memory】 | ||
| - | + | データ入出力インターフェースの転送方式を工夫して高速化した同期式DRAMです．クロックの立ち上がりエッジと立ち下がりエッジの両方でデータをラッチすることにより，クロック周波数の倍のデータ転送レートを実現しています．実装技術の進歩に伴い，データ転送性能を引き上げる目的で，DDR，DDR2，DDR3と規格がアップグレードされています（'''表'''）． | |
<br> | <br> | ||
<br> | <br> | ||
| 9 行 | 9 行 | ||
<br> | <br> | ||
<br> | <br> | ||
| + | <br> | ||
| + | [[画像:fpga_t5.jpg|600px]]<br> | ||
[[Category:組み込み技術全般]] [[Category:FPGA]] | [[Category:組み込み技術全般]] [[Category:FPGA]] | ||
2009年2月2日 (月) 06:53の版
DDR/DDR2/DDR3 SDRAM 【Double-Data-Rate/Double-Data-Rate2/Double-Data-Rate3 Synchronous Dynamic Random Access Memory】
データ入出力インターフェースの転送方式を工夫して高速化した同期式DRAMです．クロックの立ち上がりエッジと立ち下がりエッジの両方でデータをラッチすることにより，クロック周波数の倍のデータ転送レートを実現しています．実装技術の進歩に伴い，データ転送性能を引き上げる目的で，DDR，DDR2，DDR3と規格がアップグレードされています（表）．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
