プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない． 【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．
