L2コアース・ページ・テーブル
出典: くみこみックス
版間での差分
Worker (会話 | 投稿記録)
(新しいページ: ' ARMプロセッサのMMU（メモリ管理ユニット）は，仮想メモリと物理メモリの変換を実現するために，L1（レベル1）とL2（レベル2）...')
次の差分→
2009年1月21日 (水) 07:32の版
ARMプロセッサのMMU（メモリ管理ユニット）は，仮想メモリと物理メモリの変換を実現するために，L1（レベル1）とL2（レベル2）の2レベルのページ・テーブルを用意しています．L2ページ・テーブルはサポートするページ・サイズによって，L2コアース・ページ・テーブルとL2ファイン・ページ・テーブルに分かれます．L2コアース・ページ・テーブルは4Kバイトまたは64Kバイトのページ・テーブルをサポートし，256のページ・テーブル・エントリ（PTE）を持ちます．
【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．
