論理合成ツール
出典: くみこみックス
版間での差分
| 4 行 | 4 行 | ||
RTLの設計データ（ハードウェア記述言語，論理式，真理値表など）を入力して，ゲート・レベルの論理回路（ネットリスト）を出力するソフトウェア． | RTLの設計データ（ハードウェア記述言語，論理式，真理値表など）を入力して，ゲート・レベルの論理回路（ネットリスト）を出力するソフトウェア． | ||
内部では論理圧縮（Logic Minimization），因数化（Factoring），平坦化（Flatten）などの操作を繰り返し，論理を最適化している． | 内部では論理圧縮（Logic Minimization），因数化（Factoring），平坦化（Flatten）などの操作を繰り返し，論理を最適化している． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f82.gif]]<br> | ||
| + | <br> | ||
| + | '''図 論理合成ツール''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
論理合成ツール【Logic Synthesis Tool】
RTLの設計データ（ハードウェア記述言語，論理式，真理値表など）を入力して，ゲート・レベルの論理回路（ネットリスト）を出力するソフトウェア．
内部では論理圧縮（Logic Minimization），因数化（Factoring），平坦化（Flatten）などの操作を繰り返し，論理を最適化している．
図 論理合成ツール
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
