パリティ・ビット
出典: くみこみックス
版間での差分
(新しいページ: 'パリティ・ビット 【Parity Bit】 エラー検出のため，データ内の1の個数が常に偶数または常に奇数になるように追加するビットで...') |
|||
| 9 行 | 9 行 | ||
<br> | <br> | ||
| - | [[Category:組み込み技術全般]] [[Category:FPGA]] | + | [[Category:組み込み技術全般|ハリティヒット]] [[Category:FPGA|ハリティヒット]] |
最新版
パリティ・ビット 【Parity Bit】
エラー検出のため，データ内の1の個数が常に偶数または常に奇数になるように追加するビットです．送信元でパリティ・ビットを付加して，受信側でデータの1の個数を確認してデータの誤りをチェックします．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
