ソフト・マクロ
出典: くみこみックス
版間での差分
(新しいページ: 'ソフト・マクロ 【Soft Macro】 FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...') |
(新しいページ: 'ソフト・マクロ 【Soft Macro】 FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...') |
最新版
ソフト・マクロ 【Soft Macro】
FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計データをいいます．一般にIP（Intellectual Property）コアとも呼ばれ，HDLやネットリストの形式で提供されます．FPGA/PLDの物理的なレイアウト構造に依存しないケースが多く，空き領域があれば実装できることから，“ソフト”マクロと呼ばれています．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
