ソース・シンクロナス・クロック
出典: くみこみックス
版間での差分
(新しいページ: 'ソース・シンクロナス・クロック 【Source Synchronous Clocking】 ソース・シンクロナス・クロックは，送信側が送信データと共に同...') |
(新しいページ: 'ソース・シンクロナス・クロック 【Source Synchronous Clocking】 ソース・シンクロナス・クロックは，送信側が送信データと共に同...') |
最新版
ソース・シンクロナス・クロック 【Source Synchronous Clocking】
ソース・シンクロナス・クロックは，送信側が送信データと共に同期用のクロック（出力クロック）を並走して供給するタイプの接続です．最近のLSIは，データ転送を高速に行うための外部インターフェースとして，ソース・シンクロナス・インターフェースを採用しています．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
