3ステート・バッファ
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 3 行 | 3 行 | ||
<br> | <br> | ||
制御入力つきのバッファ（インバータ）回路．制御信号によって出力レベルが‘1’，‘0’，‘Z（ハイ・インピーダンス）’の3状態をとることができる．バス接続の出力段やI/O端子などに用いる． | 制御入力つきのバッファ（インバータ）回路．制御信号によって出力レベルが‘1’，‘0’，‘Z（ハイ・インピーダンス）’の3状態をとることができる．バス接続の出力段やI/O端子などに用いる． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f128.gif]]<br> | ||
| + | <br> | ||
| + | '''図 3ステート・バッファ''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
3ステート・バッファ（Three State Buffer）
制御入力つきのバッファ（インバータ）回路．制御信号によって出力レベルが‘1’，‘0’，‘Z（ハイ・インピーダンス）’の3状態をとることができる．バス接続の出力段やI/O端子などに用いる．
図 3ステート・バッファ
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
