論理合成制約

出典: くみこみックス

2009年3月13日 (金) 07:40の版 (ソースを表示) Kumikomiadmin (会話 | 投稿記録) ←前の差分		最新版 (2009年3月16日 (月) 01:31) (ソースを表示) Worker (会話 | 投稿記録)
（間の 1 版分が非表示です）
12 行		12 行
-	[[Category:組み込み技術全般]] [[Category:LSI]]	+	[[Category:組み込み技術全般|ロンリコウセイセイヤク]] [[Category:LSI|ロンリコウセイセイヤク]]

---

最新版

論理合成制約【Constraints for Logic Synthesis】

　論理合成を実行するときに，所望の回路を得るために指定する制約条件． 　制約条件の例としては，面積，ネット遅延や配線負荷モデルとのリンク，消費電力，温度範囲，クロック・タイミング，最大/最小遅延時間，マルチサイクル・パスのクロック数などがある．面積や遅延時間などの制約条件が厳しすぎると，論理合成の処理に時間がかかることが多い．

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．