ラッチアップ
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 3 行 | 3 行 | ||
<br> | <br> | ||
CMOS LSIなどに特定の電圧を印加した状態で，寄生サイリスタ（寄生トランジスタが組み合わさった構造）などが導通し，電源端子間に大電流が流れ続けることがある．このときLSIを破壊したり，回路動作を不能にする現象をラッチアップと呼ぶ．微細なプロセス技術によって形成したCMOS構造は，ラッチアップが発生しやすい．レイアウトやプロセス技術（たとえば，SOI基板，エピタキシャル・ウェハの採用など）に注意する必要がある． | CMOS LSIなどに特定の電圧を印加した状態で，寄生サイリスタ（寄生トランジスタが組み合わさった構造）などが導通し，電源端子間に大電流が流れ続けることがある．このときLSIを破壊したり，回路動作を不能にする現象をラッチアップと呼ぶ．微細なプロセス技術によって形成したCMOS構造は，ラッチアップが発生しやすい．レイアウトやプロセス技術（たとえば，SOI基板，エピタキシャル・ウェハの採用など）に注意する必要がある． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f79.gif]]<br> | ||
| + | <br> | ||
| + | '''図 CMOS構造におけるラッチアップ現象''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
ラッチアップ【Latch-up】
CMOS LSIなどに特定の電圧を印加した状態で，寄生サイリスタ（寄生トランジスタが組み合わさった構造）などが導通し，電源端子間に大電流が流れ続けることがある．このときLSIを破壊したり，回路動作を不能にする現象をラッチアップと呼ぶ．微細なプロセス技術によって形成したCMOS構造は，ラッチアップが発生しやすい．レイアウトやプロセス技術（たとえば，SOI基板，エピタキシャル・ウェハの採用など）に注意する必要がある．
図 CMOS構造におけるラッチアップ現象
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
