形式的検証
出典: くみこみックス
版間での差分
| （間の 3 版分が非表示です） | |||
| 8 行 | 8 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
| 14 行 | 14 行 | ||
* [[フォーマル・ベリファイア]] | * [[フォーマル・ベリファイア]] | ||
| - | [[Category:組み込み技術全般]] [[Category:LSI]] | + | [[Category:組み込み技術全般|ケイシキテキケンショウ]] [[Category:LSI|ケイシキテキケンショウ]] |
最新版
形式的検証【Formal Verification】
ゲーテッド・クロック（Gated Clock）
クロック信号の供給をコントロールする回路．クロック入力部に，別の制御信号を入力したゲート回路（たとえばANDやOR）を挿入する．
ゲーテッド・クロックを使用すると，同期式の論理回路において，クロック信号を必要な箇所に，必要な期間だけ供給できる．消費電力の低減を期待できる．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
